• 超高密度硅纳米线阵列：利用SiO₂/SiNₓ堆叠多层膜和协同刻蚀工艺，在常规光刻精度下制备宽度可控（30–75 nm）的多层窄引导台阶；平面固-液-固生长获得直径25.9±2.0 nm、水平间距21.3±2.3 nm、垂直间距小于22 nm的有序纳米线阵列，密度较前期台阶策略提升360%以上。

• 悬空沟道实现环栅结构：引入Al₂O₃牺牲层封闭SiNₓ沟槽并在台阶上形成浅凹约束铟液滴；器件完成后以湿法选择腐蚀去除Al₂O₃，实现硅纳米线悬空，为环栅介质和栅电极的全包围沉积创造条件。

• 高性能环栅晶体管：所制环栅晶体管开/关电流比大于10⁷，亚阈值摆幅低至63.3 mV/dec（26器件平均74.9±5.3 mV/dec），关态电流低于0.1 pA，开态电流达16.7 μA/μm，性能与主流顶-底工艺环栅晶体管相当。

• 引导结构制备：PECVD交替沉积SiO₂与SiNₓ构成堆叠多层膜；常规光刻后以C₄F₈/O₂混合等离子体协同刻蚀形成斜面，140℃热磷酸选择性刻蚀SiNₓ，获得多层窄台阶引导结构。

• 纳米线生长：ALD沉积Al₂O₃封闭沟槽并形成浅凹；热蒸发1.8 nm铟薄膜，H₂等离子体处理形成离散液滴，100℃下涂覆10 nm非晶硅薄膜，300℃真空退火以平面固-液-固机制生长硅纳米线。

• 器件制备与表征：电子束光刻定义源漏电极并蒸镀Pt/Au，TMAH湿法刻蚀Al₂O₃牺牲层释放悬空沟道；ALD沉积2/6 nm Al₂O₃/HfO₂栅介质叠层，磁控溅射Ni栅电极完成环栅晶体管；通过SEM、FIB/TEM、EDS及电学测试系统表征形貌、晶体质量和转移/输出特性。

图 3 多层窄台阶结构经氧化铝（Al_2O_3）沉积后的结构示意图 (a)、对应俯视 SEM 图像 (b)与侧视 SEM 图像 (c)；其中(Al_2O_3)层填平了沟槽，同时在台阶处形成浅凹槽。(d) 经传统光刻工艺定形、沉积 1.8 nm 厚铟（In）薄膜样品的 SEM 图像。(e) 窄台阶上通过 IPSLS 法生长得到均匀致密排布的硅纳米线（SiNWs）SEM 图像，高倍放大视图如图 (f) 所示。氧化铝沉积后的台阶宽度统计分布 (g)、硅纳米线直径统计分布 (h)、纳米线水平间距统计分布 (i)。

图 4 (a) 非晶硅（a-Si）包覆窄台阶上铟液滴接触状态的原理示意图。(b) 在窄台阶上生长的致密硅纳米线阵列的截面透射电镜（TEM）图像。(c) 2 号硅纳米线、(d) 4 号硅纳米线的高分辨透射电镜图像；插图为对应的快速傅里叶变换（FFT）图谱，表明二者均具备高质量单晶结构。

图 5 (a) 环绕栅场效应晶体管（GAA-FET）结构示意图，通过选择性去除牺牲层，使由源 / 漏电极固定的硅纳米线形成悬浮结构。(b) 沟道长度为 220 nm 的典型悬浮硅纳米线扫描电镜（SEM）图像。(c) 基于窄台阶上致密硅纳米线阵列制备得到的完整环绕栅场效应晶体管（GAA-FET）SEM 图像。(d) 典型 GAA-FET 的转移特性曲线、(e) 输出特性曲线，以及 (f) 不同栅压下提取的亚阈值摆幅（SS）。(g) 在漏源电压 (V_ds=-0.3V) 下测试的 26 个器件的转移特性曲线；(h) 对应提取的亚阈值摆幅、(i) 开关电流比分布。

参考文献：

https://doi.org/10.1021/acs.nanolett.6c00801.

以上内容，如有误读和纰漏，敬请指正

往期推荐