论文链接: https://ieeexplore.ieee.org/document/11409072
成果聚焦二:47.0Tb/s/mm 112Gb/s/pin PAM4 单端收发器
随着高性能计算和人工智能技术的爆发式发展,HBM、UCIe等短距离 Chiplet 接口对高带宽、高密度传输需求激增,单端信号传输成为实现高带宽 I/O 密度的主流方案。但超高速率下,如何维持低能耗是重要挑战;且高阶调制单端信号对各类噪声干扰极其敏感。传统方案或仅支持低速率传输,或未解决功耗与信号完整性的平衡难题,无法适配多层中介层的高密度应用场景,成为高速互连技术发展的核心瓶颈。
面对行业痛点,南京大学杜力、杜源团队联合平头哥(上海)半导体有限公司研究团队,在28nm CMOS工艺下,设计出一款集成4源串扰抵消与电源噪声抑制技术的5路单端112Gb/s/pin PAM4收发机,攻克了高密度短距离存储接口的信号完整性难题。该成果已应用于平头哥AI智算芯粒接口研发,相关产品亮相央视《新闻联播》。该芯片的核心创新与贡献主要体现在三大方面: