随着硅基技术逐渐接近其物理缩放的极限，寻找新型电子材料变得日益迫切。二维（2D）半导体因其高载流子迁移率、优异的栅极可控性、易于垂直集成以及与互补金属氧化物半导体（CMOS）技术的良好兼容性，成为未来晶体管的有前途的沟道材料。然而，在2D半导体上集成超薄且均匀的高k介电层，以实现高开态电流和低电压操作，仍然是一个巨大挑战。传统的高k氧化物介电层（如HfO2和Al2O3）在沉积过程中可能会损伤2D沟道，引入电荷散射中心和陷阱，从而降低器件性能。因此，开发高质量的高k介电层及其相应的沉积策略，对于实现2D半导体集成电路的可扩展性至关重要。
本研究提出了一种创新的方法，通过UV臭氧氧化层状二硫化钽（TaS2）来制备高k TaOx介电层。该方法利用UV臭氧在200°C下对TaS2进行氧化，逐步将TaS2转化为TaOx。随着氧化时间的增加，TaS2层逐渐完全转化为TaOx，形成具有高有效介电常数（er≈28）和大击穿场强（>8MV/cm）的介电层。通过范德华（vdW）组装技术，将制备的TaOx介电层与2D半导体（如MoS2和WSe2）集成，避免了化学键合过程中可能引入的损伤和缺陷。
图1展示了TaOx介电层通过UV臭氧氧化过程的制备示意图（图1a），以及氧化前后TaS2和TaOx的显微镜和原子力显微镜（AFM）图像（图1b-d）。初始的TaS2样品厚度为20nm，经过30分钟的UV臭氧氧化后，完全转化为TaOx。AFM图像显示，氧化后的TaOx表面保持原子级平滑，粗糙度约为100pm，且样品高度在氧化前后几乎不变。通过聚焦离子束（FIB）制备的横截面透射电子显微镜（TEM）图像（图1e）进一步证实了TaOx/WSe2异质结构的高质量界面，显示出无间隙、无损伤的vdW界面。STEM-EELS映射验证了TaOx在WSe2上的均匀分布，与样品结构高度一致。
图文解析
图2展示了使用扫描微波阻抗显微镜（sMIM）技术对TaOx介电层进行表征的结果。sMIM技术通过测量样品与探针尖端相互作用的微波信号来反映样品的局部导电性和介电常数，无需反电极且不受接触电阻影响。通过将TaOx和已知介电常数的h-BN样品置于同一sMIM图像中，利用h-BN作为参考校准sMIM-C信号，提取了不同厚度TaOx的介电常数（图2d）。结果显示，TaOx的er值随厚度变化，当厚度在6-20nm范围内时，er在25-28之间；当厚度为40-50nm时，er约为31。此外，TaOx的高er值使其在厚度仅为6.9nm时即可实现1.0nm的等效氧化物厚度（EOT）（图2e）。图2f展示了不同厚度TaOx的击穿电压和电场依赖的泄漏电流密度，所有样品均表现出高击穿场强（至少8MV/cm）和低泄漏电流，远低于低功耗和标准CMOS栅极限。
图3展示了使用TaOx作为栅介电层的背栅MoS2和WSe2 FETs的电学性能。MoS2和WSe2分别作为n型和p型金属氧化物半导体（NMOS和PMOS）的代表材料。图3b显示了TaOx/WSe2和TaOx/MoS2晶体管的转移曲线，表现出典型的n/p型导电行为和优异的栅极控制能力，开/关比分别超过10^6和10^7。NMOS器件在EOT为1.67nm时表现出超小的滞后（<10mV），且滞后窗口随扫描速率增加而减小，表明高质量的栅介电堆叠结构。此外，NMOS器件的漏诱导势垒降低（DIBL）小于40mV/V，表明界面态密度极低。在转移曲线的陡峭上升区域，NMOS和PMOS的亚阈值摆幅（SS）分别为64mV/dec和78mV/dec，进一步证明了高质量的界面。图3d-f展示了基于TaOx的CMOS反相器的电压传输特性，表现出低静态功耗和高电压增益（最高达260），噪声裕度约为81.74%，表明其在低功耗电子应用中的巨大潜力。
图4展示了基于n型MoS2和p型WSe2晶体管与高k TaOx栅介电层集成的逻辑电路，包括NOT（反相器）、NAND和NOR门。图4a为这些逻辑门的真值表，定义了低输入电压（0V）为逻辑“0”，高输入电压（2V）为逻辑“1”。图4b和4d分别展示了反相器和NAND逻辑电路的扫描电子显微镜（SEM）图像，以及通道区域的放大图。反相器的输入电压-输出电压响应清晰地显示了输入信号的逆转（图4c），而NAND门在特定输入组合下表现出预期的逻辑输出（图4e）。类似地，NOR逻辑门通过组合两个串联的n-MoS2晶体管和一个并联的p-WSe2晶体管实现，仅在两个输入均为逻辑“0”时输出逻辑“1”（图4f和4g）。这些逻辑电路的实现证明了基于2D材料和TaOx介电层的高性能低功耗电子器件的可行性。
原文链接：https://doi.org/10.1063/5.0321761
学术分享，如有侵权，请联系删除
