199.1dBc/Hz!南京理工大学CICC2026发布四核14-17.3GHz逆F类振荡器VCO,实现基波与二次谐波“同向环流”Q值倍增!

点击蓝字 关注我们

前言：

    大家好，我是RFIC抛砖，今天是2026年4月22日（第164期），继续坚持给大家分享最新射频技术动态，欢迎点评转发！

近日，南京理工大学吴文和黄同德教授团队（关军楠硕士为第一作者）在 2026年IEEE定制集成电路会议（IEEE Custom Integrated Circuits Conference, CICC 2026，芯片类顶级会议）发表了一项突破性研究成果——一款14.0至17.3GHz的四核逆F类压控振荡器（VCO）。该设计通过创新的“基波与二次谐波同向环流”技术，在65nm CMOS工艺下实现了199.1dBc/Hz的峰值FoM（10MHz频偏），同时保持21.1%的宽调谐范围，为毫米波通信系统提供了兼具超低相位噪声与高能效的本振解决方案。！【文末提供原文下载方式，建议感兴趣的读者，可把论文原文下载下来，仔细研读，引用】

作者简介：

一、研究背景：

毫米波通信的“心脏”为何难做？？

随着5G-Advanced和6G通信技术向毫米波频段延伸，高阶调制方案（如1024-QAM）对本地振荡器（LO）信号的频谱纯度提出了严苛要求。LO如同无线收发机的“节拍器”，其相位噪声（Phase Noise，PN）直接决定通信系统的误差矢量幅度（EVM）和信噪比。

然而，设计一款同时满足低相位噪声和低功耗的毫米波振荡器极其困难。业界通常用品质因数（Figure-of-Merit，FoM）来衡量这一综合性能：

FoM = -PN - 20log10(f0/Δf) + 10log10(Pdc/1mW)

其中，PN为相位噪声，f0为振荡频率，Δf为频偏，Pdc为直流功耗。FoM越高，代表振荡器在给定功耗下能提供更纯净的频谱。

传统提升FoM的思路是增大谐振腔的差分模式（DM）Q值——Q值越高，谐振回路储能与耗能之比越大，相位噪声越低。但近年研究发现，共模（CM）谐振的Q值同样关键：当晶体管进入线性区时，共模噪声的上变频效应显著增强，若能抑制共模噪声路径，FoM可进一步提升。具体做法是将共模谐振频率精确设置在二次谐波（2f0）处，使二次谐波阻抗最大化，从而压低噪声因子。

问题在于：传统多核振荡器中，相邻线圈的磁通相互抵消，导致共模Q值受限，FoM比理论极限低了约2.5dB。逆F类（Class-F⁻¹）振荡器通过变压器构造双端口谐振器，实现了基波和二次谐波的本征高Q谐振，FoM提升至196.2dBc/Hz，但Q值受限于本征参数，进一步突破极为困难。

二、问题剖析：

要理解技术瓶颈，我们可以把振荡器的谐振腔比作一个“秋千”：

• 基波电流如同秋千的正常摆动（差分模式），其Q值决定摆动能维持多久；

• 二次谐波电流则像秋千支架的晃动（共模模式），虽然能量占比小，但会通过非线性耦合污染主摆动频率。

传统多核设计（如图1(a)双路径同步四核VCO和图1(b)可扩展核间整形多核VCO）虽然通过环形变压器提升了基波Q值，但二次谐波电流在各核之间的流动方向不一致，导致磁耦合相互削弱，共模Q值始终停留在“本征”水平，无法被有效放大。

打个比方：四个秋千并排放置，如果支架晃动方向杂乱无章，彼此抵消，整体晃动反而变小；但如果能让四个支架同方向、同相位晃动，总晃动幅度将叠加增强——这正是本文的核心思想。

三、创新点解析：

创新一：基波与二次谐波“同向环流”拓扑

问题根源：在传统核间整形VCO中（原论文图2(a)上部），红色箭头所示的二次谐波共模电流在不同核之间方向相反，磁通部分抵消，Q值提升受限。

解决方案：作者重新设计了四核之间的变压器连接极性，强制基波电流（蓝色）和二次谐波电流（红色）在所有核中均沿同一方向循环流动，如原论文图2(a)下部所示。这一改动看似简单，却带来了质的飞跃：

• 基波Q值因环形变压器的四分之一波长磁耦合而大幅提升；

• 二次谐波Q值因同向环流产生的建设性磁耦合而进一步放大，相较于传统逆F类振荡器提升了约50%。

电路实现：图2(c)展示了详细原理图。四个逆F类核心（Core#1~#4）通过栅极电感L_G和漏极电感L_D两两配对，形成两对双核结构；两对之间再通过耦合系数k₂实现磁同步。L_D和L_G构成变压器（耦合系数k₁），分别谐振于基波和二次谐波。

关键细节在于电感绕制方向：L_d12和L_d34、L_g12和L_g34的绕向经过精心设计，确保电流路径在四核间构成连续的“环路”，而不是相互抵消的“折返”。此外，中心布设的去耦电容阵列缩短了VDD到VSS的电流回路，进一步减小寄生效应。

性能收益：图3的仿真对比清晰表明，本文提出的拓扑在二次谐波处的Q值显著高于隐式共模、逆F类和核间整形结构，提升幅度超过50%。Q值的提高直接转化为图4(a)中更高的二次谐波谐振阻抗和更低的基波阻抗，相位噪声和FoM同步优化。

创新二：协同环流变压器的设计与权衡突破

问题根源：多核振荡器中，提升Q值通常意味着增大电感感值，但大电感会增加功耗并限制调谐范围——高Q与低功耗是一对经典矛盾。

解决方案：作者通过电磁（EM）仿真优化了变压器版图（图5(a)）。所有电感L_d12、L_g12、L_d34、L_g34均采用顶层厚金属M9实现，VDD走线使用AP层，VSS使用M8层，以降低寄生电阻。M7层构建的约3Ω金属电阻R_C作为辅助同步路径，消除模式模糊。

同向环流的“魔法”：图5(c)的仿真结果揭示了Q值倍增的内在机制。在单独考虑栅极电感L_G时（L_G=305.2pH，L_D=184.1pH），15GHz基波处的Q值仅为21.1；但当四核协同环流后（等效L_G=527.9pH，L_D=278.4pH），Q值跃升至39.4——提升近一倍！同样，漏极电感在30GHz二次谐波处的Q值也从27.4提升至43.5。

这一设计巧妙地放松了高Q与低功耗的权衡（图5(b)上部）。传统设计中，为获得高Q不得不忍受高功耗；而本文利用核间磁耦合的“免费午餐”，在同等功耗下实现了远高于本征值的Q因子。

创新三：双路径同步与噪声抑制机制

问题根源：多核振荡器对工艺失配和频率偏差敏感，若各核振荡频率不一致，相位噪声会急剧恶化。

解决方案：电路同时提供了两条同步路径（图2(c)）：

• 路径一：通过L_d34和L_d12的磁耦合（耦合系数k₁₃、k₂₄较低，用于高二次谐波阻抗）；

• 路径二：通过L_g12和L_g34之间的强耦合（耦合系数k₁₂、k₃₄较高），使四个核心紧密锁定。

仿真表明，即使各核之间存在10%的频率失配，10MHz频偏处的PN恶化小于1.0dB，证明该结构对失配具有强鲁棒性。

噪声抑制：图4(c,d)给出了归一化脉冲灵敏度函数（ISF）、噪声调制函数（NMF）和有效ISF的仿真波形。ISF的平坦区域接近零值，意味着晶体管噪声对相位扰动的贡献被显著抑制。同时，VDD和VSS之间的垂直叠层电感L_s1和L_s2（耦合系数K_s）形成了电源与地之间的噪声抵消路径，进一步净化了供电网络。

四、设计步骤详解

整个VCO的设计可以归纳为四个关键步骤：

第一步：构建基本逆F类双核单元选用一对逆F类核心，将其栅极和漏极分别通过电感L_G和L_D连接，构成双端口谐振器。L_G和L_D之间的耦合系数k₁控制在较低水平，以确保二次谐波处呈现高阻抗峰值。

第二步：复制并旋转对称放置四个核心将两个双核单元以中心对称方式排布，形成四核阵列。关键之处在于电感绕向的镜像对称设计——必须保证电流在四个核之间的流向一致，避免出现传统结构中的反向抵消。

第三步：设计核间磁耦合网络

• 将L_d12和L_d34设计为紧耦合（高k₃₄），L_g12和L_g34同样紧耦合（高k₁₂），构成双路径同步。

• 在版图中心布置开关电容阵列（SCA），用于频率调谐。

• 利用M7层金属绕制约3Ω的辅助电阻R_C，进一步抑制模式模糊。

第四步：优化电源分配网络VDD通过电感L_s1流入PMOS源极，VSS通过L_s2从NMOS源极流出，L_s1与L_s2垂直重叠并相互耦合（K_s），利用变压器效应抵消共模电源噪声。中心电容阵列紧邻晶体管放置，缩短高频电流回路。

五、实测结果：

芯片采用65nm CMOS工艺流片，核心面积仅0.12mm²。在0.8V电源电压下，功耗7.61~8.81mW，频率调谐范围14.0~17.3GHz（FTR=21.1%）。

14.03GHz和16.84GHz两个频点的实测相位噪声曲线：

• 14.03GHz处：100kHz/1MHz/10MHz频偏相位噪声分别为 -91.6/-120.3/-145.7 dBc/Hz；

• 16.84GHz处：对应值为 -88.1/-117.1/-142.6 dBc/Hz。

换算成FoM，10MHz频偏处峰值达到199.1dBc/Hz，创下了同频段振荡器的最高纪录。考虑调谐范围的FoM_T也高达205.6dBc/Hz，考虑面积的FoM_A为208.3dBc/Hz。

与现有研究对比（表I）：

六、总结

南京理工大学团队提出的基波与二次谐波同向环流四核逆F类振荡器，通过重新设计核间电流路径，将传统结构中相互抵消的磁耦合转化为建设性叠加，同时放大了基波和二次谐波谐振腔的Q因子。这一创新拓扑不仅突破了逆F类振荡器的本征Q值瓶颈，更以199.1dBc/Hz的峰值FoM在65nm CMOS平台上树立了新的性能标杆。该技术为下一代毫米波通信、雷达和传感系统提供了高能效、低噪声的本振源，有望推动高阶调制方案在便携设备中的普及。

一、Chris:射频芯片设计视频教程

Chris再现江湖！工业级射频芯片设计实战视频教程！（附福利）

参考文献:

 J. Guan, H. Cao, J. Jin, W. Wu and T. Huang, "14.0-to-17.3GHz Inter-Core (1st) &2nd Harmonics Co-Circulation Quad-Core Inverse Class-F Oscillator Achieving 199.1dBc/Hz Peak FoM in 65nm CMOS," in Proc. IEEE Custom Integr. Circuits Conf. (CICC), 2026, pp. 1-4【大家可以关注本号主页，发消息“南京理工26”，免费获取，还有更多资料可以入群免费获得，当然也可以自行下载引用】

版权说明：

本文中部分技术分析与专业观点参考自行业公开拆解报告与技术文档，版权归原作者所有。本文仅作知识分享与交流之用，严禁用于商业用途。如涉及版权问题，请联系我们处理。

加群 & 技术交流 & 商务合作加微信： rfic_asking

让更多朋友了解

最新、最硬核 一线射频科研信息！