南京大学梁世军教授,西南科技大学符亚军副教授,南京理工大学潘晨副教授 :基于源漏电极互补静电屏蔽的可重构二硒化钨晶体管,APL
本工作室建立了微信群促进同学们之间的交流学习并有效讨论问题，可通过添加编辑微信进群。1.编辑微信：1）FEtunan（微信号）2）186006489282.工作室提供：二维材料生长及器件制作；科研绘图技巧；二维相关报告或会议推送；二维读博导师推荐、课题组招聘需求等欢迎大家投递中文的工作宣传稿及广告，具体联系微信：FEtunan（微信号）南京大学梁世军教授，西南科技大学符亚军副教授，南京理工大学潘晨副教授等发表题为Reconfigurable WSe2 transistors enabled by complementary electrostatic shielding of source and drain electrodes”于Applied Physics Letters上。如今可重构场效应晶体管凭借单器件动态切换 n 型、p 型导电模式，能够大幅精简硬件电路布局，在类脑计算、高密度可编程逻辑芯片领域具备巨大应用潜力，二硒化钨这类双极性二维材料是制备可重构器件的理想沟道材料，但当下主流可重构晶体管普遍采用平面分栅横向布局工艺，相邻控制栅之间必须预留数百纳米隔离间隙防止电场串扰击穿，光刻、电子束曝光的对准精度限制让器件沟道长度只能做到 2 微米以上，器件整体尺寸偏大，无法满足先进芯片微缩集成的硬性需求，各类分栅结构始终无法解决横向布局带来的小型化瓶颈，现有研究也缺少能垂直隔离栅极电场的全新器件物理机制。本文创新设计源极顶接触、漏极底接触的不对称电极结构，依靠互补静电屏蔽效应实现上下双栅电场垂直解耦，源极金属自主屏蔽顶栅调控电场，漏极金属单独隔绝背栅电场，背栅只负责调控源端载流子注入，顶栅专门管控漏端载流子注入，仅依靠单支器件就能稳定切换 n/p 两种导电类型，器件沟道长度成功缩小至 500 纳米，远优于传统横向分栅二维可重构晶体管；基于该器件搭建互补反相器，静态功耗低于 10 皮瓦，还可通过多输入端口实现复杂组合逻辑运算。
图 1 完整展示基于互补静电屏蔽的二硒化钨可重构晶体管整体结构、实物光学照片、电路符号以及不同偏置下能带演变示意图，一整段连贯拆解不对称接触带来垂直电场隔离的核心工作原理，整套器件以 300 纳米氧化硅硅片作为基底兼背栅，先蒸镀 Ti/Au 漏极金属，再转移厚度 9.1 纳米单层 WSe₂二维薄膜，薄膜贴合漏极区域形成范德华底接触，薄膜边缘存在平缓斜坡过渡区域，后续在薄膜顶层蒸镀 Pd/Au 源极金属，源极完全落在薄膜上表面形成顶接触，30 纳米六方氮化硼作为顶栅介质覆盖有源区，最后制备顶栅金属电极，整套不对称接触构造是实现静电屏蔽的核心设计，源金属层可以阻挡顶栅电场向下穿透沟道靠近源结，漏金属层隔绝背栅电场向上抵达漏结，上下栅的调控区域被源漏电极天然分开，不用横向预留栅极隔离间距；光学显微照片清晰呈现完整器件轮廓，标尺 5 微米能够直观看清源漏与双栅分层布局，配套专用电路符号区分顶栅、背栅、源漏四个端口；不同源漏电压、顶栅电压组合下的能带图直观解释载流子调控逻辑，正向源漏电压时电子从源注入、空穴从漏注入，施加正顶栅电压就会压制漏端空穴输运，背栅单独调节电子浓度，器件工作在 n 型；反向源漏偏置下空穴由源端注入，负顶栅电压阻断漏极电子，背栅调控空穴数量实现 p 型导通，上下栅各自独立管控一侧载流子注入通道，完全摆脱平面分栅对横向空间的依赖，从器件结构与能带物理层面完整讲清静电屏蔽全新调控机制，为缩小器件尺寸提供理论支撑。
图 2 系统测试该不对称屏蔽晶体管 n 型、p 型两种工作模式下转移曲线与输出特性，详细对比有无顶栅屏蔽时开关比、关态漏电流的巨大差异，正向源漏 2 伏偏置模拟 n 型工作场景，顶栅施加负电压时无法压制漏端空穴，沟道关态电流高达纳安级别，开关比仅一千左右，而顶栅加 5 伏正向电压后漏端空穴注入被完全屏蔽，最小关态电流降至 10 的负 11 安培，开态电流稳定超过十微安，开关接近百万级别，背栅连续扫描正负电压可以平滑调控电子导通电流，输出曲线呈现标准饱和晶体管特征；切换至负 2 伏源漏偏置开启 p 型模式，负顶栅电压才能抑制漏极电子泄露，无合适顶栅偏置时关态漏电严重，施加负顶栅后空穴输运通道被单独保留，同样实现百万级开关比，不同背栅电压下输出曲线线性区、饱和区分界清晰，器件具备标准场效应晶体管驱动能力；多支同批次器件重复测试全部能稳定实现 n/p 双向重构，电学曲线离散程度很小，工艺可重复性得到验证，补充对照器件实验也排除不对称金属材料本身对输运的干扰，确认性能变化全部来自源漏电极互补静电屏蔽带来的栅极电场解耦效果，整套多组电学扫描数据证明该垂直隔离机制调控效果稳定可靠，短沟道 500 纳米器件依旧拥有极高开关比，解决传统分栅器件尺寸缩小后漏电恶化的难题。
图 3 完整展示基于本器件搭建的互补反相器、多输入组合逻辑电路、电压传输曲线与功耗统计，连贯说明单器件重构特性如何简化互补逻辑硬件架构，选取两支可重构晶体管串联构成基础反相电路，两支器件背栅并联作为输入信号端，顶栅分别固定高低电压，一支被配置成上拉 p 管，另一支作为下拉 n 管，电源与地分别接两支器件源端，中间漏极互联作为输出端口；不同电源电压下输入输出传输曲线具备标准反相翻转特性，高输入对应低输出、低输入对应高输出，电源通路电流仅在高低电平切换瞬间出现尖峰，稳定高低状态下电流维持百皮安以内，计算得到 1 伏电源下静态功耗最低仅 1.87 皮瓦，最高也不超过 6 皮瓦，超低静态漏电适配低功耗微型芯片；进一步拓展三输入组合逻辑架构，三个输入信号分别接入不同晶体管控制端，依靠器件可重构载流子调控能力实现多变量复合逻辑运算，真值表清晰区分八种输入组合对应的输出电平，不同输入搭配下输出电压台阶区分度极高，不会出现电平模糊无法识别的情况，整套逻辑电路仅用两支器件就能完成复杂运算，相比传统固定 n/p 管拼接电路大幅减少器件占用面积，充分体现垂直静电屏蔽可重构晶体管小型化、低功耗、多功能三大硬件优势，从电路应用层面证实本文器件在高密度可编程芯片中的实用价值。
文献：doi: 10.1063/5.0338649
