南京大学/苏州国家实验室/华为团队合作研制出首颗二维半导体多位并行微处理器芯片

责任编辑：材小编

二维半导体是后摩尔时代突破硅基极限、延续集成电路发展的核心战略材料。南京大学集成电路学院王欣然教授、邱浩副教授团队联合苏州国家实验室和华为技术有限公司，打通Fab产线兼容的二维半导体芯片设计-工艺-制造全流程，成功研制出世界上首颗二硫化钼（MoS₂）多位并行微处理器“梦启（MAGIC）-1000”，晶体管集成密度创下新兴非硅数字电路的最高纪录，标志着我国二维半导体研究迈入产线融合的新发展阶段。相关成果于2026年5月26日在线发表于《自然·电子学》。

图1 “梦启”处理器晶圆

随着硅基晶体管尺寸持续微缩接近物理极限，以MoS₂为代表的二维半导体，凭借原子级超薄体结构、优异的静电调控能力与低功耗特性，被国际器件与系统路线图（IRDS）列为后摩尔时代最具潜力的核心替代材料，台积电、英特尔、IMEC等全球顶尖半导体企业与研究机构均已加速布局相关技术研发。

虽然经过了十余年的基础研究，在材料、器件技术等方面取得诸多成果，二维半导体走向大规模集成仍面临以下系统性瓶颈：（1）与硅基晶体管数十年工业积累所达到的近乎完美的一致性不同，MoS₂的原子级沟道极易受缺陷影响，器件阈值电压、开态电流等关键参数可相差数倍，良率难以满足超大规模集成电路要求；（2）MoS₂目前仅能稳定实现n型单极性导电，传统CMOS设计方法不能简单照搬。（3）材料—器件—电路—系统各层级之间缺乏跨层级协同优化，任何单点突破都难以转化为系统级性能提升。

尽管我国科研团队前期在材料、器件等层面取得了系列重要进展，如何将各层级突破有机贯通、形成从实验室到产线（Lab to Fab）的完整路径，仍是制约二维半导体大规模集成走向工程化落地的核心瓶颈。

针对上述新材料面临的共性挑战，传统设计—工艺协同优化（DTCO）难以系统性解决，团队创新性提出“材料/器件工艺—标准单元—逻辑综合—金属互连”跨层次协同优化（MLCO）方法，通过工艺层面优化攻克器件一致性瓶颈，并通过设计层面优化提升集成良率，构建起从材料生长到系统实现的全链条协同优化体系。

图2 MLCO方法与集成电路设计制造

在工艺层，团队采用自研的晶圆级 MoS₂单晶生长、转移及器件工艺，实现器件阈值电压的精准控制与片上高均匀性；在标准单元层，针对二维半导体的单极特性，创新提出三行式标准单元布局替代传统CMOS的两行布局，在噪声容限与面积开销之间达成最优解；在逻辑综合层，开发出基于噪声容限的良率优化工具，采用缓冲器插入技术提升良率；在金属互连层，提出“晶圆厂（Fab）先道互连+实验室（Lab）后道晶体管”的混合集成架构，既避免了后道工艺对二维原子级沟道的不可逆损伤，又通过多维度布线分析实现了互连性能与制造成本的优化。作为跨层次协同优化的直接验证，团队将MoS₂环形振荡器从此前的最高纪录11级大幅提升至101级，最高振荡频率达到105MHz，单级门延迟低至47.1ps，证明器件均一性达到了极高水准。

图3 晶圆级高均一性晶体管与高频101级环振电路

基于跨层次协同优化，团队在0.5μm工业制程下在超紧凑芯片面积内集成1433个MoS₂晶体管，成功研制出“梦启-1000”微处理器。该芯片采用RISC指令集，由指令解码器、寄存器堆、算术逻辑单元、多路选择器四个主要模块构成，集成晶体管密度较原有国际纪录提升1个数量级，达到9336个/mm²，比肩同节点成熟硅基工艺。芯片首次实现二维半导体的多位数据并行运算，最高工作频率可达43kHz，并在二维芯片上集成片上寄存器堆，消除了片外存储带来的访问延迟与带宽瓶颈。

图4 “梦启-1000”互联架构；显微镜照片；集成晶体管数量/密度对比

“梦启”的成功研发得益于南大团队过去15年建立的二维半导体材料生长、器件工艺到大规模集成电路设计制造的完整技术体系。团队首创的“Fab+Lab”混合技术路线与跨层次协同优化方法，为后摩尔时代集成电路创新发展开辟了新路径，将加速二维半导体在三维异质集成、智能芯片等领域的产业化落地，为我国在下一代集成电路全球竞争中构筑核心优势。

本研究由南京大学、苏州国家实验室和华为技术有限公司等单位合作完成，是高校—研究机构—企业产学研协同攻关的生动实践。南京大学王欣然教授、邱浩副教授与华为赵春松研究员为论文共同通讯作者，博士后范东旭、2022级博士研究生毛赟是论文共同第一作者。南京大学施毅院士、香港中文大学许建斌教授深度参与并指导了研究工作。工作得到了国家重点研发计划、国家自然科学基金、教育部基础与交叉学科突破计划、江苏省自然科学基金、苏州市科技计划等项目的资助，以及新基石科学基金会、雅辰基金会、小米基金会、江苏省光电信息功能材料重点实验室、固态照明与节能电子学协同创新中心的支持。